Qaqadu Event veranstaltet demnächst in München drei interessante Schulungen für FPGA-Entwickler:

• FPGAs and Embedded Processors (12.-14.10.2010)
• DSP for FPGAs (16.-19.11.2010)
• Digital Signal Processing: Theory, Algorithms and Architectures (07.-10.12.2010)

Alle Schulungen werden vom schottischen DSP-Spezialisten Steepest Ascent durchgeführt.

US-Startup SiliconBlue, Spezialist für Low-Power FPGAs, liefert seine iCE65 mobileFPGAs in zwei neuen Gehäuseformen:

• den iCE65L01 Baustein mit 1280 Logikzellen gibt es jetzt in einem 5×5 mm, 81-Ball BGA Gehäuse mit 63 User I/O Pins
• der iCE65P04 Baustein mit 3520 Logikzellen wird in einem 6×6 mm, 121-Ball BGA Gehäuse mit 95 User I/O Pins angeboten

Die iCE65L01F-TCB81 und iCE65P04F-TCB121 sind ab sofort erhältlich (mehr).

Lattice ispLEVER 1.4 verfügbar

Lattice hat diese Woche eine neue Version der ispLEVER Entwicklungsumgebung bereitgestellt. Neuheiten in diesem Release sind das Synopsys Synplify Pro Synthesetool mit der HDL Analyst Erweiterung, sowie ein optimierter Fitter für die ispMACH 4000ZE CPLDs (mehr).

Neues Betriebssystem für Actel SmartFusion FPGAs

Das Linux-kompatible Unison Echtzeit-Betriebssystem von RoweBots unterstützt jetzt auch die Actel SmartFusion Bausteine. Eine Unison-Basisversion stellt Actel kostenlos zur Verfügung (mehr).

Actel Libero unterstützt Windows 7

Die neueste Version der Libero Entwicklungsumgebung für Actel FPGAs läuft jetzt auch unter Windows 7 (mehr).

FPGA World 2010 in München

Am 10. September findet in München die FPGAworld 2010 Konferenz statt.

• Programm der FPGAworld 2010
• Anmeldung zur FPGAworld 2010 (die Teilnahme ist kostenlos)

Sommerausgabe des Xilinx Xcell Journals verfügbar

Den Schwerpunkt der Ausgabe 72 bilden die neuen FPGAs der 7er Serie. Außerdem enthalten sind unter anderem folgende Beiträge:

• Xcellence in A&D: New Xilinx Rad-Hard FPGA Reaches for the Stars
• Xcellence in Automotive: Multiple MicroBlaze(TM) Processors Ease Integration in Real-Time Automotive System
• Xcellence in ISM: Making Biometrics the Killer App of FPGA Dynamic Partial Reconfiguration
• Xcellence in Communications: Building a Better Crypto Engine the Programmable Way
• Xcellence in Wireless Communications: LTE Simulator Relies on Xilinx Virtex-5 FPGAs
• Xperts Corner: Maintaining Repeatable Results in Xilinx FPGA Designs
• Xplanation FPGA 101: Simplifying Metastability with IDDR
• Xplanation FPGA 101: A Tutorial on Timing Constraints for Xilinx FPGA Designs

Marktanteil von Xilinx fällt unter 50%

Via ElectronicsWeekly.com: laut einer Studie von L-Mar Associates liegt der Markanteil von Xilinx in der ersten Jahreshälfte zum ersten Mal seit 2003 unter 50%. Die ersten Plätze sind wie folgt belegt:

1. Xilinx, 49.6% (Vorjahr: 52.8%)
2. Altera, 38.5% (35.3 %)
3. Lattice, 6.5% (5.7%)
4. Actel
5. Quicklogic

Aus der Forschung:

• An Asynchronous FPGA Based on LEDR/4-Phase-Dual-Rail Hybrid Architecture
• Design of Universal Frequency Divider Based on FPGA
• FPGA Implementation of STBC Based Cooperative Relaying System
• Towards a more efficient run-time FPGA configuration generation
• A FPGA Based α-β Filter Implementation
• Pretreatment Design of Intelligent Vehicle’s Path Recognition Based on FPGA
• Research of the Pulsed Frequency-Division Technology Based on FPGA
• Design Methodologies and Architectures for Digital Signal Processing on FPGAs
• FPGA-based Combined Architecture for Stream Categorization and Intrusion
• Efficient FPGA implementation of homodyne-based time-of-flight range imaging
• FPGA-based adaptive dynamic sliding-mode neural control for a brushless DC
• Method to implement the CCD timing generator based on FPGA
• Impact of Power Supply Voltage Variations on FPGA-Based Digital Systems
• Application of LabVIEW FPGA Module In the Flight Control Computer Test System
• A solution for remote-upgrading field controllers based on FPGA Cyclone 2C35
• Detection and repair of radiation induced single event upsets in an FPGA-based readout for TES bolometer arrays
• FPGA Design of an Intra 16× 16 Module for H. 264/AVC Video Encoder
• Analysis and FPGA Realization of a Pulse Width Modulator Based on Voltage Space Vectors
• Field programmable gate array based hardware implementation of a gradient filter for edge detection in colour images with subpixel precision
• The effect of structural design parameters on FPGA-based feed-forward space-time trellis coding-orthogonal frequency division multiplexing channel encoders

Neues Programmiergerät für Actel FPGAs: der FlashPro4 unterstützt Actels Flash FPGA Familien IGLOO, ProASIC3, SmartFusion und Fusion. Das Programmieren und Debuggen von Embedded-Prozessoren über Actels SoftConsole IDE wird ebenfalls unterstützt. Der Preis liegt bei US $49 (mehr).

Xilinx ISE12.2 ist jetzt verfügbar und enthält unter anderem einen neuen Design Flow für partielle Rekonfigurierung und Verbesserungen in der “intelligenten” Clock-Gating Technologie, die die dynamische Leistungsaufnahme von Virtex-6 Block RAMs um bis zu 24% reduzieren soll (mehr).

Altera hat die Erweiterung seiner Arria II GX-FPGAs um schnelle 6,375-Gbit/s-Transceiver und Unterstützung von 1,25-Gbit/s-LVDS bekanntgegeben. Außerdem wird das Portfolio um die neuen Arria II GZ-Varianten ergänzt. Damit bieten die 40-nm-FPGAs der Arria II-Familie die Strom sparendsten 6-Gbit/s-Transceiver-Lösungen auf dem Markt, mit bis zu 50 Prozent geringerer statischer Leistungsaufnahme im Vergleich zu Wettbewerbsprodukten.

Die neuen Arria II GX-FPGAs bieten bis zu sechzehn 6,375-Gbit/s-Transceiver und schnellere I/Os im Vergleich zu den vorhergehenden Arria II-FPGAs.

Die neuen Arria II GZ-FPGAs bieten bis zu 24 Transceiver mit 6,375 Gbit/s, DDR3-Schnittstellen mit 400 MHz und bis zu 726 I/Os. Außerdem wurde die Performance erhöht, indem im Vergleich zur ursprünglichen Arria II GX-Familie Hardware-IP für PCIe Gen2, 30 Prozent mehr Multiplizierer und 25 Prozent mehr Anwender-Logik-Ressourcen zur Verfügung stehen.

Die Arria II GX-FPGAs sind bereits lieferbar und werden von der aktuellen Quartus® II Design Software Version 10.0 unterstützt. Die Arria II GZ-Bausteine werden von der Version 10.1 unterstützt, wenn sie ab dem 4. Quartal 2010 verfügbar sind.

Altera kündigt die Version 10.0 der Quartus II-Entwicklungssoftware für CPLD-, FPGA- und  HardCopy® ASIC-Designs. Laut Altera soll diese neue Software zwei- bis dreimal schnellere Kompilierungszeiten für hochkomplexe Designs als der nächste Wettbewerber ermöglichen. Die neueste Version unterstützt auch die 28-nm-FPGAs der Stratix V-Familie.

Die neue Software-Version beinhaltet u.a. Verbesserungen bei den Place&Route-Algorithmen, dem TimeQuest Timing-Analyzer und der PowerPlay-Technologie. Damit können Anwender der Stratix V-FPGAs schnellere Kompilierungszeiten, eine Logikausnutzung von 90 Prozent, eine schnellere Timing-Fixierung und eine sehr geringe Leistungsaufnahme erreichen.

Die Quartus II-Software Version 10.0  bietet auch ein neues Transceiver-Toolkit, mit dem Leiterplatten-Entwickler die Signalintegrität der Transceiver verifizieren können, und zwar parallel zur, oder noch vor der Applikations-Entwicklung. Das Toolkit ermöglicht optimierte Timing-Margen und Augenöffnungen durch das Fine-Tuning der Transceiver-Parameter und die Darstellung der Bit-Fehlerrate (BER). Mit einer benutzerfreundlichen Bedienoberfläche (GUI) haben Entwickler von High-Speed-Designs einfachen Zugriff auf alle Transceiver-Einstellungen wie Pre-Emphasis, Equalization, VOD, Augendiagramme (EyeQ) und Sampling-Position.

Lattice hat diese Woche den ispLEVER Nachfolger Diamond eingeführt. Lattice FPGA-Entwickler können sich auf eine stark überarbeitete Entwicklungsumgebung freuen, die insbesondere auf kostensensitive, Low-Power Designs optimiert ist.

Die Diamond Software gibt es in einer kostenlosen und in einer “subscription” Version. Beide verwenden Synopsys Synplify Pro als Synthesetool und Aldec Active-HDL als Simulationsumgebung.

Altera gibt die Serienfertigung des komplexesten Bausteins aus der 40-nm-Stratix IV-Familie bekannt. Der Stratix IV E-Baustein EP4SE820 bietet 820 000 Logikelemente und adressiert High-end-Anwendungen, wie ASIC-Prototyping, drahtgebundene und drahtlose Kommunikation, Verteidigungstechnik, Computing und Speichersysteme. Damit ist nun die komplette Stratix IV-Familie in 40-nm-Technologie in der Serienfertigung.