일상에서 생각난 것들 정리

일본어 단어 공부를 위해 만들어 본 JLPT 단어 공부 앱 (홍보)

2026-03-02T13:50:00.001+09:00

JLPT 합격을 목표로 일본어 공부, 다들 잘하고 계신가요? 문법이나 청해도 어렵지만, 무엇보다 우리를 가장 괴롭히는 건 바로 '단어와 한자 암기'입니다. 외워도 외워도 돌아서면 까먹는 마법 같은 경험... 일본어 학습자라면 누구나 공감하실 텐데요.

오늘은 이런 여러분의 고충을 덜어줄, 아주 깔끔하고 강력한 JLPT 단어장 앱(제가 만든😁)을 하나 소개해 드리려고 합니다. N1부터 N5까지, 확실하게 머릿속에 각인시켜 줄 기능들을 꾹꾹 눌러 담은 앱입니다.

PlayStore Link: https://play.google.com/store/apps/details?id=com.wonil.jlptn2voca

1. 내가 모르는 단어만 집요하게 파고드는 '스마트 복습 시스템(SRS)'

단순히 단어를 순서대로만 보여주는 재미없는 단어장이 아닙니다. 이 앱은 여러분이 ‘안다’고 표시한 단어와 ‘모른다’고 표시한 단어를 기억합니다. 알고 있는 단어는 노출 빈도를 줄여주고, 모르는 단어는 완벽하게 외울 때까지 반복해서 띄워주는 망각 곡선 기반의 알고리즘(Spaced Repetition)이 적용되어 있어 효율을 낼 수 있습니다.

2. 아는 단어도 다시 보자! '리버스 플래시카드' 기능

뜻을 보고 일본어 단어를 떠올리는 것은 일본어를 보고 뜻을 아는 것보다 훨씬 어렵습니다. 확실히 외웠다고 생각한 단어들은 '리버스(역방향) 플래시카드' 모드를 통해 뜻을 먼저 보고 일본어를 맞히는 훈련을 할 수 있습니다. 이 과정을 거치고 나면 실전 회화나 작문에서도 단어가 바로바로 튀어나오게 됩니다.

3. "이 단어, 실제로는 어떻게 쓰이지?" 생생한 예문과 원어민 발음(TTS)

단어만 딸랑 외우면 실전에서 써먹을 수가 없죠. 이 앱은 모든 단어에 퀄리티 높은 실전 예문을 함께 제공합니다. 게다가 스피커 버튼을 누르면 단어뿐만 아니라 예문까지 깨끗한 일본어 육성(TTS)으로 읽어주기 때문에, 출퇴근길이나 등하굣길에 귀로 듣기만 해도 청해 실력이 쑥쑥 올라갑니다.

4. 쓰면서 외우는 완벽한 '한자 사전 & 쓰기 연습'

일본어 학습의 꽃이자 최종 보스인 '한자'. 앱 내에 자체 한자 사전이 내장되어 있어 단어에 포함된 한자의 음독, 훈독을 바로 확인할 수 있습니다. 특히 화면에 직접 한자를 따라 써볼 수 있는 드로잉(그리기) 패드 기능이 있어 헷갈리는 획순이나 모양을 손끝으로 완벽하게 마스터할 수 있습니다! (헷갈릴 때 살짝 힌트를 보는 '엿보기(Peek)' 버튼은 덤입니다 😉)

5. 작심삼일은 그만! '나만의 학습 기록과 알림'

아무리 좋은 앱도 꾸준히 하지 않으면 소용이 없겠죠? 매일 내가 몇 개의 단어를 학습했고 얼마나 완벽하게 외웠는지 최근 14일간의 학습 통계를 한눈에 볼 수 있는 기능이 있습니다. 또한 내가 원하는 시간에 맞춰 매일 푸시 알림을 보내주어, 바쁜 일상 속에서도 단어 공부의 끈을 놓지 않게 도와줍니다.

마무리하며

단어 암기는 머리가 아니라 '방법'과 '반복'의 싸움입니다. 무거운 단어장 책 대신, 내 학습 패턴을 분석해서 스마트하게 단어를 떠먹여 주는 이 앱과 함께 이번 JLPT 시험에서 꼭 원하는 급수에 합격하시길 응원합니다!

구글 TPU는 왜 HBM의 벽을 넘으려 하는가

2026-02-07T15:42:00.011+09:00

초거대 AI 모델의 급격한 팽창은 반도체 설계의 패러다임을 '연산 속도'에서 '메모리 효율'로 옮겨놓았다. 그간 AI 가속기의 성능을 상징하던 HBM(고대역폭 메모리) 중심의 아키텍처가 변화의 기로에 서 있다. 특히 구글이 차세대 TPU에서 HBM 대신 일반 DRAM과 CXL 기술을 결합하려는 움직임은 반도체 업계에 시사하는 바가 크다.

1. HBM에서 DRAM으로의 회귀, 그 전략적 배경

그동안 HBM은 프로세서와 메모리를 하나의 패키지에 묶어 물리적 거리를 좁힘으로써 압도적인 대역폭을 확보해 왔다. 그러나 AI 모델이 수조 개의 파라미터를 넘어서며 두 가지 치명적인 한계가 드러났다.

첫째는 비용과 공급의 경직성이다. HBM은 제조 공정이 복잡해 일반 DRAM 대비 가격이 월등히 높고 공급망이 특정 제조사에 종속되어 있다. 둘째는 용량의 물리적 한계다. 패키지 내부 공간의 제약으로 인해 단일 칩이 가질 수 있는 메모리 용량은 수백 GB 수준에 갇혀 있다. 구글은 이러한 제약을 극복하기 위해 상대적으로 저렴하고 용량 확장이 용이한 범용 DRAM을 패키지 외부로 분리하는 선택을 한 것이다.

2. CXL(Compute Express Link): 자원 분해와 통합의 가교

HBM을 패키지 밖으로 끄집어낼 때 발생하는 성능 저하를 막아주는 핵심 기술이 바로 CXL이다. CXL은 서로 다른 장치 간의 통신 프로토콜을 통일하여 '메모리 일관성'을 보장하는 차세대 인터커넥트 표준이다.

특히 CXL 3.0 이상에서 구현되는 메모리 풀링(Memory Pooling)은 데이터센터 내의 메모리 자원을 거대한 저장소로 묶어 필요한 가속기에 동적으로 할당한다. 이를 통해 TPU는 물리적 패키징의 한계를 넘어 테라바이트(TB) 단위의 메모리 공간을 마치 내부 자원처럼 활용할 수 있게 된다.

3. HBM과 CXL의 기술적 대조

구분	HBM (High Bandwidth Memory)	CXL (Compute Express Link)
핵심 가치	극단적인 전송 속도 (대역폭)	무한한 확장성과 자원 효율화
물리적 구조	칩 내부 적층 (In-package)	칩 외부 연결 (External Pool)
확장성	고정된 용량 (확장 어려움)	유연한 확장 (수 TB 가능)
경제성	매우 높은 도입 비용	저렴한 범용 DRAM 활용 가능
적합 모델	데이터 전송이 잦은 학습(Training)	대규모 데이터를 다루는 추론(Inference)

4. 구글 TPU가 가진 독보적 경쟁력: 수직적 통합의 힘

구글의 TPU가 엔비디아 등 타사 가속기보다 CXL 기반 아키텍처에서 유리한 이유는 하드웨어와 소프트웨어의 수직적 통합에 있다.

XLA 컴파일러의 최적화: 구글의 XLA 컴파일러는 연산 전 단계에서 데이터의 위치를 미리 지정한다. HBM(고속)과 CXL DRAM(대용량) 사이의 데이터 흐름을 사전에 계산하여 물리적 레이턴시를 소프트웨어적으로 상쇄한다.
OCS(광회로 스위칭) 기술: 구글은 독자적인 광통신 기술을 통해 데이터센터 내 자원을 빛의 속도로 연결한다. 이는 전기 신호 기반의 타사 시스템보다 원거리 메모리 접근에서 발생하는 지연 시간을 획기적으로 낮춘다.
SparseCore의 활용: 추천 시스템 등 대규모 임베딩 데이터 처리에 특화된 SparseCore는 연산 밀도는 낮지만 용량이 큰 데이터를 처리하는 데 최적화되어 있어, CXL 기반의 대용량 메모리 풀과 완벽한 조화를 이룬다.

결론: 시스템 단위의 최적화 경쟁

반도체 전쟁의 승부처는 이제 단일 칩의 성능을 넘어 데이터센터 전체를 하나의 거대한 컴퓨터로 설계하는 '시스템 최적화'로 옮겨갔다. 구글이 HBM의 화려함을 뒤로하고 CXL과 DRAM을 택한 것은, AI 인프라의 가성비와 확장성이라는 두 마리 토끼를 잡기 위한 고도의 실리적 결단이다.

기술 분야	구분	기업명 (Ticker)	핵심 수혜 요인 및 기술적 해자
CXL	메모리	삼성전자 (005930.KS)	• CXL 2.0/3.0 기반 대용량 메모리 모듈(CMM-D) 시장 선도 • HBM 외 범용 DRAM의 고부가가치 시장 창출 및 수요 폭증 대응
		SK하이닉스 (000660.KS)	• 고용량 DDR5 기술력을 바탕으로 한 CXL 풀링 솔루션 개발 주력 • AI 서버향 고대역폭 및 고용량 메모리 제품군 라인업 강화
	컨트롤러/스위치	아스테라 랩스 (ALAB)	• CXL 전용 컨트롤러 칩 및 패브릭 스위치 시장의 사실상 표준(De facto standard) • 하이퍼스케일러들의 CXL 인프라 구축 핵심 파트너로 독점적 지위 확보
		마벨 테크놀로지 (MRVL)	• CXL 기술과 데이터센터용 광통신 DSP 칩 기술의 시너지 보유 • 고속 인터커넥트 및 스토리지 컨트롤러 분야의 강력한 기술 리더십
OCS	플랫폼/운영	알파벳 (GOOGL) (구글)	• 자체 데이터센터(Jupiter)에 OCS 기술을 선제적으로 도입, 운영 노하우 축적 • TPU 클러스터와 CXL 메모리 풀 연결의 핵심 기술로 활용하여 AI 인프라 운영 비용(TCO) 절감 및 효율 극대화
	광학 부품/MEMS	루멘텀 홀딩스 (LITE)	• OCS 스위치 작동의 핵심인 고정밀 MEMS 미러 어레이 기술 보유 • 고속 데이터 전송을 위한 고사양 레이저 다이오드 등 광원 부품 공급
		코히런트 (COHR)	• 데이터센터 내부 연결을 위한 고속 광 트랜시버 및 핵심 소재 글로벌 리더 • CXL 패브릭의 물리적 확장(광케이블 연결)에 따른 광모듈 수요 증가 수혜

Android: 시스템 성능을 끌어올리는 기술, EROFS 파일시스템 이해하기

2026-01-05T17:32:00.007+09:00

안드로이드 13부터 표준으로 자리 잡은 EROFS에 대해 알아본다. 최신 안드로이드 기기가 어떻게 더 빠른 앱 실행 속도와 효율적인 저장 공간 관리를 구현하는지, 그 핵심 기술을 정리했다.

1. EROFS란 무엇인가?

EROFS는 고성능 읽기 전용(Read-only) 파일 시스템이다.

안드로이드 기기의 /system, /vendor와 같이 OS 핵심 파일이 담긴 파티션은 보안을 위해 읽기 전용으로 보호된다. EROFS는 바로 이 파티션들을 위해 설계된 파일 시스템이다.

2. 왜 EROFS가 더 뛰어난가? (핵심 장점 3가지)

기존에 사용되던 EXT4나 SquashFS와 비교했을 때, EROFS는 다음과 같은 기술적 우위를 가진다.

① 고정 출력 압축 (Fixed-output Compression)

일반적인 압축 방식은 데이터 크기가 가변적이라 특정 데이터를 찾을 때(Random Access) 읽기 속도가 저하되는 단점이 있다. 반면 EROFS는 데이터를 고정된 크기(예: 4KB)로 압축 해제하도록 설계되어, 필요한 데이터를 즉각적으로 읽어오는 속도가 매우 빠르다.

② Zero-copy 및 In-place Decompression

데이터를 읽을 때 메모리를 사용하는 방식이 매우 효율적이다.

Zero-copy: 커널 공간에서 사용자 공간으로 데이터를 넘길 때 불필요한 복사 과정을 생략한다.
In-place Decompression: 압축된 데이터가 담긴 메모리 페이지 위에 직접 압축을 푼 데이터를 덮어씌우는 방식을 사용한다. 추가적인 임시 메모리 할당이 필요 없어 메모리 대역폭 낭비를 최소화한다.

③ 저장 공간 절약

압축 알고리즘(LZ4 등)을 활용해 시스템 이미지 용량을 줄인다. 줄어든 용량만큼 사용자는 더 많은 사진이나 앱을 저장할 수 있는 여유 공간을 확보하게 된다. 스토리지에서 100MB를 읽는 것보다, 압축된 50MB를 읽어서 CPU로 빠르게 푸는 것이 I/O 병목 현상이 심한 모바일 기기에서는 더 빠르다.

3. 파일 시스템 비교 요약

구분	EXT4	SquashFS	EROFS
성격	범용 (RW 가능)	읽기 전용	읽기 전용 최적화
압축 지원	미지원	지원	지원 (고성능)
랜덤 읽기 속도	빠름	느림	매우 빠름
적용 범위	데이터 파티션	구형 시스템	최신 안드로이드 시스템

EROFS는 안드로이드 생태계에서 "적은 용량으로 더 빠른 속도"를 구현하기 위한 핵심이다. 안드로이드 13 이상의 기기를 타겟팅하거나 시스템 최적화에 관심이 있다면 반드시 이해해 두어야 할 기술이다.

양자컴퓨터: 계산의 패러다임이 바뀐다

2026-01-03T20:36:00.000+09:00

양자컴퓨터는 단순히 기존 컴퓨터보다 성능이 좋은 기기가 아니다. 비트(0, 1) 대신 큐비트를 사용해 정보를 처리하는 이 기술은, 인류가 풀지 못한 난제를 해결할 열쇠로 꼽힌다.

왜 양자컴퓨터인가?

기존 컴퓨터가 미로에서 출구를 찾기 위해 모든 길을 하나씩 가본다면, 양자컴퓨터는 미로 전체에 물을 채우는 것과 같다. 모든 경로를 동시에 확인하고 간섭 현상을 이용해 출구로 향하는 파동만 남긴다. 이러한 방식은 특정 문제에서 지수적인 속도 차이를 만든다.

쇼어 알고리즘: 현대 암호의 핵심인 소인수 분해를 순식간에 해결한다. '주기 찾기'라는 수학적 변환을 통해 암호 체계를 무력화할 수 있어 보안 시장의 재편을 예고한다.
산업적 임팩트: 신약 개발 기간 단축, 탄소 포집 촉매 설계, 배터리 효율 개선 등 분자 단위의 시뮬레이션이 필요한 분야에서 혁신이 일어날 것이다.

기술 트렌드와 주요 플레이어

현재 양자컴퓨터 시장은 어떤 방식이 표준이 될지 겨루는 단계다.

구현 방식	주요 특징	대표 기업
초전도	연산 속도가 빠름, 극저온 필수	Google, IBM, Rigetti
이온 트랩	정확도가 높고 상온 작동 가능	IonQ, Quantinuum
중성 원자	대규모 확장에 유리	QuEra, Atom Computing

구글의 로드맵: 구글은 2019년 양자 우월성을 입증한 뒤, 2029년까지 오류 정정이 가능한 '유용한 양자컴퓨터' 완성을 목표로 하고 있다. 개발자를 위해 파이썬 기반의 프레임워크인 Cirq를 제공하며 생태계를 구축 중이다.

투자 아이디어

양자컴퓨터는 아직 초기 단계인 만큼 전략적인 접근이 필요하다.

직접 투자: 기술적 우위에 있는 IonQ나 Rigetti 같은 순수 양자 기업에 주목할 수 있다. 다만 변동성이 크다.
인프라 투자: 양자 기술을 클라우드로 제공하고 하드웨어를 직접 개발하는 Nvidia, IBM, Alphabet은 상대적으로 안정적인 대안이다.
간접 투자: 개별 종목의 리스크가 부담스럽다면 RISE 미국양자컴퓨팅 ETF 같은 상품을 통해 산업 전체에 분산 투자하는 방법도 있다.

양자컴퓨터는 AI 이후 가장 파괴적인 기술이 될 것이다. 머지않은 미래에는 Cirq 같은 양자 프로그래밍 언어가 필수가 될지도 모른다. 지금은 기술의 흐름을 놓치지 않고 유망한 기업과 ETF를 선별해 긴 호흡으로 지켜볼 때다.

말레이시아 이주의 '황금티켓', MM2H 비자

2026-01-01T20:33:00.002+09:00

구분	플래티넘 (Platinum)	골드 (Gold)	실버 (Silver)
정기예금 예치금	USD 1,000,000 (약 13억 원)	USD 500,000 (약 6.5억 원)	USD 150,000 (약 2억 원)
비자 유효 기간	20년 (갱신 가능)	15년 (갱신 가능)	5년 (갱신 가능)
의무 부동산 구매	200만 링깃 이상 (약 6억 원)	100만 링깃 이상 (약 3억 원)	60만 링깃 이상 (약 1.8억 원)
경제 활동	자유로운 취업 및 사업 가능	투자 및 비즈니스 가능	제한적 (별도 허가 필요)
동반 가족 범위	배우자, 자녀(~21세), 부모	배우자, 자녀(~21세), 부모	배우자, 자녀(~21세), 부모
최소 거주 의무	연간 60일 또는 90일 (주마다 상이)	동일	동일

MM2H 비자의 장점 (Pros)

독보적인 절세 혜택: 상속세와 증여세가 없다. 한국의 높은 세율을 피할 수 있는 강력한 자산 보호 수단이다. 미국 주식 배당금 등 해외에서 발생하는 소득에 대해서도 세금을 물지 않는다.

럭셔리한 생활 환경: 한국 전셋값 수준으로 수영장과 헬스장을 갖춘 대형 고급 콘도에 거주할 수 있다. 인건비가 저렴해 가사 도우미나 간병인의 도움을 받기 수월하며, 전반적인 생활 물가가 낮아 삶의 질이 올라간다.

장기 거주 안정성: 등급에 따라 5년에서 최대 20년까지 안정적으로 체류할 수 있다. 갱신이 가능하며 가족(배우자, 자녀, 부모)을 모두 동반할 수 있어 가족 단위 이주에 최적화되어 있다.

MM2H 비자의 단점 (Cons)

거액의 자금 동결: 골드 등급 기준 약 7억 원($500,000)을 현지 은행에 예치해야 한다. 예금 이율이 낮아 주식이나 ETF에 투자했을 때 얻을 수 있는 기회비용 손실이 크다.

부동산 의무 매입: 비자 승인 후 일정 금액(골드 기준 100만 링깃 이상)의 부동산을 반드시 사야 한다. 미리 살아보지 않고 집을 사야 하는 부담이 있고, 10년 동안 매도가 금지되는 등 자산이 묶인다.

연중 거주 의무: 50세 이상이라도 예외 없이 연간 약 90일(주마다 상이)의 현지 거주 의무를 채워야 한다. 한국을 자주 오가야 하는 상황이라면 이 조건이 번거로운 제약이 된다.

잦은 정책 변경: 말레이시아 정부 방침에 따라 조건이 예고 없이 바뀔 수 있다. 갱신 시점에 예치금이나 소득 기준이 대폭 상향될 수 있다는 리스크가 존재한다.

2026년 병오년(붉은 말의 해) 새해 인사 by Gemini

2026-01-01T09:37:00.007+09:00

1나노 공정: '물리적 한계'를 부수는 최후의 전쟁

2025-12-17T20:21:00.000+09:00

반도체 산업의 시계가 빨라지고 있다. 3나노 양산 소식이 들린 지 얼마 되지 않아, 업계는 이미 '옹스트롬(Å, 0.1nm)' 시대를 준비하고 있다. 1나노 공정은 단순히 회로 선폭을 좁히는 차원을 넘어선다. 기존의 물리 법칙과 구조를 송두리째 뒤엎어야만 도달할 수 있는 영역이기 때문이다.

왜 전 세계 반도체 기업들은 수백조 원을 쏟아부으며 이 험난한 1나노의 길로 가려 하는가. 그리고 그 끝에는 어떤 세상이 기다리고 있는가.

1. 왜 1나노여야만 하는가?

답은 명확하다. '전력'과 '공간'의 한계 때문이다.

AI 모델이 거대해지면서 데이터센터의 전력 소모는 감당하기 힘든 수준에 이르렀다. 스마트폰과 노트북에서 돌아가는 '온디바이스 AI'는 배터리와 발열 문제로 성능 제한이 걸려 있다.

1나노 공정은 3나노 대비 소비 전력을 획기적으로 줄이면서도 성능을 극대화할 수 있는 유일한 탈출구다. 단순히 더 빠른 칩을 만드는 것이 아니라, 발열과 배터리라는 물리적 족쇄를 끊어내기 위해 1나노는 선택이 아닌 필수다.

2. 3대 기술 장벽: 짓고, 뚫고, 붙여라

1나노 구현은 기존 방법으로는 불가능하다. 이를 실현하기 위해 엔지니어들은 반도체의 구조를 재설계했다. 핵심 난제는 세 가지다.

① CFET (트랜지스터의 수직 적층)

지금까지 트랜지스터(nMOS, pMOS)는 평면에 나란히 놓여 있었다(GAA). 1나노부터는 땅이 부족하다. 그래서 단독주택을 허물고 2층 집을 짓기로 했다. 서로 다른 성질의 트랜지스터를 수직으로 포개어 쌓는 CFET(Complementary FET) 기술이다. 면적은 절반으로 줄지만, 제조 난이도는 상상을 초월한다.

② BSPDN (후면 전력 공급)

반도체 앞면은 데이터가 다니는 신호선과 전력을 공급하는 전원선이 뒤엉켜 지옥철과 같았다. BSPDN은 전력선을 웨이퍼 뒷면(지하)으로 뺀 기술이다. 신호 간섭을 없애고 전력 효율을 극대화하지만, 웨이퍼를 종잇장보다 얇게 갈아내고 보이지 않는 앞면 회로와 연결해야 하는 고난도 작업이 필요하다.

③ 하이브리드 본딩 (패키징의 진화)

칩을 만들었다면 이제 연결해야 한다. 기존의 납땜(범프) 방식은 두꺼워서 1나노 칩의 속도를 따라갈 수 없다. 범프를 없애고 구리 배선을 직접 붙이는 하이브리드 본딩이 필수적이다.

3. 총성 없는 전쟁: 기업별 전략

이 거대한 과제를 해결하기 위해 글로벌 파운드리 3사와 일본의 연합군이 각기 다른 전략으로 움직이고 있다.

TSMC (대만): 가장 신중하지만 확실하다. 2026년 1.6나노(A16) 공정에서 BSPDN을 처음 도입하고, 패키징 기술인 SoIC를 앞세워 주도권을 유지하려 한다.
삼성전자 (한국): '종합 반도체'의 강점을 살린다. 메모리, 파운드리, 패키징을 한 번에 제공하는 턴키 전략과 함께 2027년 1.4나노 양산을 목표로 기술 역전을 노린다.
인텔 (미국): 장비로 승부한다. ASML의 최신 장비인 'High-NA EUV'를 가장 먼저 확보해 1.4나노(14A) 경쟁에서 우위를 점하겠다는 '장비 선점' 전략을 펼치고 있다.
라피더스 (일본): 잃어버린 30년을 되찾으려 한다. IBM, IMEC과 손잡고 2027년 2나노 양산이라는 파격적인 목표를 세웠다. 일본의 강력한 소부장 생태계가 그들의 무기다.

여기서 놓치지 말아야 할 것은 장비사들이다. 하이브리드 본딩의 베시(BESI), 웨이퍼를 갈아내는 디스코(Disco), 검사의 KLA 같은 기업들은 누가 이기든 돈을 버는 '곡괭이와 청바지' 기업들이다.

4. 1나노가 가져올 미래

1나노 공정이 현실화되는 2027~2030년, 우리는 하드웨어 제약이 사라진 세상을 맞이하게 된다.

모바일의 진화: 클라우드 연결 없이 스마트폰 자체적으로 통역, 이미지 생성, 코딩이 가능한 완벽한 '개인 비서'가 탄생한다. 충전기 없이 며칠을 버티는 배터리 효율은 덤이다.
AGI의 실현: 인간 뇌 수준의 파라미터를 가진 AI 모델이 단일 칩 세트 안에서 구동된다. 이는 진정한 의미의 인공 일반 지능(AGI) 시대를 앞당길 것이다.
폼팩터 혁명: 무겁고 뜨거운 VR 헤드셋 대신, 일반 안경 무게의 스마트 글래스가 가능해진다. 1나노 칩의 저전력, 저발열 특성 덕분이다.

1나노 공정은 반도체 역사의 가장 큰 변곡점이다. 평면에서 수직으로, 앞면에서 뒷면으로, 연결에서 융합으로 모든 개념이 바뀐다. 투자자라면 ASML 너머의 핵심 장비사들을, 엔지니어라면 하드웨어의 제약이 풀린 환경에서 무엇을 만들 것인지를 고민해야 할 시점이다. 기술의 한계는 언제나 상상력의 시작이었다.

구분	업체명 (국가)	핵심 분야	1나노 공정에서의 결정적 역할 (Key Point)
노광 (Patterning)	ASML (네덜란드)	High-NA EUV	• 유일무이: 1나노 회로를 한 번에 그릴 수 있는 0.55 NA 렌즈 탑재 장비 독점 공급. • 1나노 공정의 시작점이자 필수 전제 조건.
식각 (Etching)	램리서치 (Lam Research, 미국)	극저온 식각 (Cryogenic Etch)	• CFET 구현: 2층 트랜지스터 구조를 만들기 위해 아주 깊고 좁은 구멍을 뚫을 때, 열 손상을 막는 영하의 온도 식각 기술 보유.
	도쿄일렉트론 (TEL, 일본)	고선택비 식각	• 복잡한 적층 물질 중에서 원하는 층만 정확히 깎아내는 정밀 식각 기술로 CFET 형성을 지원.
증착 (Deposition)	ASM (네덜란드)	ALD (원자층 증착)	• GAA/CFET 필수: 전류가 새지 않도록 절연막을 원자 한 층 두께로 균일하게 입히는 기술 세계 1위. • 실리콘 대신 쓰일 신소재 증착에도 강점.
	주성엔지니어링 (한국)	차세대 ALD	• 시공간 분할 ALD 기술을 통해 미세 공정에서 막질의 균일도를 높임. 메모리에서 로직(비메모리)으로 영역 확장 중.
평탄화/표면 (CMP/Surface)	어플라이드 머티리얼즈 (AMAT, 미국)	CMP & 하이브리드	• 하이브리드 본딩 핵심: 구리와 절연막을 동시에 평평하게 갈아내는 CMP 기술. • BSPDN 핵심: 웨이퍼 뒷면 가공 및 금속 배선 형성 장비.
접합/패키징 (Bonding)	베시 (BESI, 네덜란드)	하이브리드 본딩	• 범프 제거: 1나노 칩과 칩을 구리 배선으로 직접 붙이는 초정밀 접합 장비 시장 독점적 지위 (TSMC 파트너).
	이오테크닉스 (한국)	레이저 다이싱	• 물리적 충격 없이 웨이퍼를 자르는 레이저 그루빙/스텔스 다이싱 기술로 얇아진 웨이퍼 파손 방지.
가공/절삭 (Grinding)	디스코 (Disco, 일본)	백그라인딩	• BSPDN 필수: 전력을 뒤로 공급하기 위해 웨이퍼 뒷면을 종잇장보다 얇게 갈아내는 장비 세계 최강자.
검사/계측 (Metrology)	KLA (미국)	광학 검사	• 1나노 공정에서 발생하는 초미세 결함을 찾아내는 검사 장비 시장 지배자. 수율 확보의 열쇠.
	파크시스템스 (한국)	원자현미경 (AFM)	• 보이지 않는 것 측정: 광학 현미경으로 볼 수 없는 나노 단위의 표면 거칠기와 형상을 원자 탐침으로 전수 검사.
열처리 (Annealing)	HPSP (한국)	고압 수소 어닐링	• 미세화로 인해 손상된 트랜지스터 계면을 고압 수소로 치료하여 전기적 성능을 복구. (전 세계 독점 기술)
기판 가공 (Glass)	필옵틱스 (한국)	TGV 레이저	• 유리 기판 시대: 유리에 미세한 구멍(Via)을 뚫기 위한 레이저 가공 장비 기술 보유.

HBM4, 게임의 법칙이 바뀐다: 하이브리드 본딩과 새로운 패권 전쟁

2025-12-16T21:35:00.003+09:00

AI 반도체 시장이 폭발적으로 성장하면서 HBM(고대역폭 메모리)은 이제 선택이 아닌 필수가 되었다. 지금까지 시장을 주도한 것이 HBM3와 HBM3E였다면, 곧 다가올 미래는 HBM4와 HBM4E의 시대다. 이 변화는 단순히 속도가 빨라지는 수준을 넘어, 메모리 반도체의 구조와 생산 방식, 그리고 협력 생태계를 송두리째 바꾸는 거대한 전환점이다.

오늘은 HBM3에서 HBM4로 넘어가는 과정에서 무엇이 달라지는지, 이를 실현하기 위해 넘어야 할 기술적 난제는 무엇인지, 그리고 이 전쟁에서 누가 주도권을 쥐게 될지 정리해 본다.

1. HBM4: 속도 경쟁에서 구조 혁명으로

HBM3와 HBM3E가 동작 속도(Clock)를 높여 성능을 끌어올린 세대였다면, HBM4는 도로의 폭을 넓히는 구조적 변화가 핵심이다. 가장 큰 특징은 데이터가 다니는 통로인 입출력 인터페이스(I/O)가 기존 1024비트에서 2048비트로 두 배 늘어난다는 점이다. 이는 마치 고속도로 차선을 두 배로 확장하는 것과 같아서, 무리하게 속도를 높이지 않아도 데이터 전송량을 획기적으로 늘릴 수 있다.

더 중요한 변화는 베이스 다이(Base Die)에 있다. HBM의 컨트롤 타워 역할을 하는 베이스 다이를 이제는 메모리 기업이 직접 만들지 않고, TSMC와 같은 파운드리 기업이 초미세 공정(12nm, 5nm)으로 제조한다. 덕분에 메모리에 고객사가 원하는 연산 기능을 심는 커스텀 HBM 시대가 열리게 되었다.

구분	HBM3	HBM3E	HBM4	HBM4E (예상)
핀당 속도	6.4 Gbps	8.0 ~ 9.6 Gbps	10 Gbps 이상	14 Gbps 이상
대역폭 (Stack당)	819 GB/s	1.15 ~ 1.2 TB/s	1.5 ~ 2 TB/s 이상	-
버스 폭 (I/O)	1024-bit	1024-bit	2048-bit	2048-bit
적층 단수	8단, 12단	8단, 12단, 16단	16단 (표준)	16단, 20단+
패키징 기술	TC-NCF / MR-MUF	TC-NCF / MR-MUF	Advanced MR-MUF + 하이브리드 본딩 (일부)	하이브리드 본딩
베이스 다이	메모리 공정	메모리 공정	파운드리 공정 (Logic)	파운드리 공정

2. 기술적 난제: 물리적 한계와 하이브리드 본딩의 등장

HBM4 세대의 표준 적층 단수는 16단이다. 제한된 높이 안에 16장의 칩을 쌓아야 하는데, 기존 패키징 방식(TC-NCF, MR-MUF)은 칩과 칩을 연결하는 범프(Bump)라는 금속 돌기가 공간을 차지한다는 명확한 한계가 있다. 층수가 높아질수록 이 범프가 차지하는 높이와, 범프 사이의 좁은 간격으로 인한 불량 위험이 기하급수적으로 커진다.

그래서 등장한 궁극의 해결책이 바로 하이브리드 본딩이다. 범프를 아예 없애고, 구리 배선과 절연막을 원자 단위로 매끈하게 갈아내어 직접 붙이는 기술이다. 범프가 사라지니 칩 사이의 간격이 제로(0)가 되어 16단 이상의 초고층 적층이 가능해지고, 전기 신호 전송 속도도 비약적으로 빨라진다.

하지만 이 기술은 양산을 가로막는 3대 장벽이 있다.

첫째, 나노미터 단위의 정밀한 평탄도를 요구하는 CMP(화학적 기계 연마) 공정의 난이도다.

둘째, 눈에 보이지 않는 미세한 먼지 하나만 있어도 접합에 실패하는 전공정 수준의 청정도가 필요하다.

셋째, 서로 다른 재료인 구리와 절연막이 열에 의해 팽창하는 정도가 달라 발생하는 접합부 불량 문제다.

3. 과도기적 전략: HBM4는 혼합 기술의 전장

기술적 이상향은 하이브리드 본딩이지만, 현실적인 비용과 난이도 때문에 HBM4 시대는 기존 기술과 신기술이 공존하는 과도기가 될 전망이다.

SK하이닉스는 16단 HBM4까지는 자사가 강점을 가진 MR-MUF 기술을 고도화한 어드밴스드 MR-MUF로 대응한다는 전략이다. 이미 검증된 공정을 사용하여 수율과 이익률을 방어하겠다는 현실적인 판단이다. 반면, 데이터 병목이 가장 심한 베이스 다이와 1층 D램의 연결 구간에는 하이브리드 본딩이 우선적으로 도입될 가능성이 높다. 완전한 하이브리드 본딩 도입은 HBM4E 이후로 예상된다.

4. 누가 이 시장을 지배하는가?

이러한 기술적 흐름 속에서 HBM4 시대의 패권은 메모리 제조 능력을 넘어 이종 결합 능력에 달려 있다.

가장 강력한 지배자는 단연 TSMC다. HBM4의 두뇌인 베이스 다이 제조부터, 최종적으로 GPU와 결합하는 패키징(CoWoS)까지 모든 관문을 쥐고 있다. 메모리 제조사들은 TSMC와의 협력 없이는 고성능 HBM4를 만들 수 없는 구조가 되었다.

장비 분야에서는 범프를 없애는 기술을 가진 기업들이 주목받는다. 나노 단위의 정밀 접합 장비를 만드는 네덜란드의 베시(BESI)는 하이브리드 본딩 시대의 ASML과 같은 위치를 점할 가능성이 높다. 또한 극강의 평탄도를 구현하는 CMP 장비의 강자 어플라이드 머티리얼즈(AMAT), 그리고 보이지 않는 내부 결함을 검사하는 KLA와 파크시스템스 같은 계측 장비 기업들이 기술적 난제를 해결해 줄 핵심 파트너로 부상하고 있다.

결국 HBM4 시대의 투자 포인트는 더 이상 누가 메모리를 잘 쌓느냐가 아니다. 누가 물리적 접점(범프)을 없애고, 누가 메모리와 시스템 반도체의 경계를 허무는 기술을 가졌느냐에 주목해야 할 시점이다.

하이브리드 본딩 밸류체인 (The Enablers)

TSMC가 대장이지만, 하이브리드 본딩이라는 새로운 난제를 해결해 주는 독점적 장비 회사들이 중요하다.

① 베시 (BESI, 네덜란드) - "하이브리드 본딩의 ASML"

강점: 하이브리드 본딩 장비 시장에서 점유율이 압도적이다. 칩을 나노미터 단위로 정렬해서 붙이는 본딩 장비를 TSMC와 공동 개발해 왔다.
투자 포인트: HBM4E, HBM5로 갈수록 하이브리드 본딩 도입은 필수다. 기존 TC본더(한미반도체 등) 시장이 축소되는 만큼, 그 파이를 BESI가 가져간다. 기술적 진입 장벽이 매우 높아 경쟁자가 쉽게 들어오기 힘들다.

② 어플라이드 머티리얼즈 (AMAT, 미국) - "표면 처리의 제왕"

강점: 하이브리드 본딩의 성패는 표면을 얼마나 평평하게 깎느냐(CMP)에 달렸다. 구리와 절연막이라는 서로 다른 재료를 동시에 완벽하게 평탄화하는 CMP 장비와 기술력에서 세계 1위다.
투자 포인트: 하이브리드 본딩 공정이 늘어날수록 CMP 공정 스텝 수가 폭발적으로 증가한다. 소재나 부품 소모량도 같이 늘어나는 구조적 수혜주다.

③ 파크시스템스 (한국) / KLA (미국) - "나노 계측의 눈"

강점: 하이브리드 본딩은 먼지 하나, 아주 미세한 굴곡 하나만 있어도 실패한다. 이를 전수 조사할 수 있는 검사 장비가 필수적이다. KLA는 전체 검사 시장의 지배자이고, 한국의 파크시스템스는 원자현미경(AFM) 기술로 나노 단위의 거칠기를 측정하는 독보적인 기술을 가졌다.
투자 포인트: 공정 난이도가 올라갈수록 제조사들은 수율을 잡기 위해 검사 장비에 돈을 아끼지 않는다. 특히 하이브리드 본딩 라인에는 기존보다 훨씬 고가의 검사 장비가 깔려야 한다.

AI 시대의 심장, HBM: SK하이닉스의 역전 드라마

2025-12-15T21:04:00.003+09:00

생성형 AI 붐으로 엔비디아 GPU가 품귀 현상을 빚고 있다. 이 AI 반도체의 성능을 결정짓는 핵심 부품이 바로 HBM, 고대역폭 메모리다. 메모리 분야의 절대 강자인 삼성전자가 HBM 시장에서만큼은 SK하이닉스에게 주도권을 내준 배경에는 패키징 기술을 둘러싼 치열한 전략 싸움이 있었다.

1. HBM: 속도가 아닌 '도로의 폭'을 넓히다

HBM은 기존 그래픽 메모리(GDDR)와는 설계 철학이 근본적으로 다르다. GDDR이 좁은 도로를 빠르게 달리는 스포츠카라면, HBM은 속도는 조금 느려도 압도적으로 넓은 도로를 이용해 한 번에 엄청난 데이터를 실어 나르는 트럭 부대와 같다. AI 연산처럼 동시다발적인 대용량 데이터 처리가 필요할 때 빛을 발하는 방식이다.

이를 위해 HBM은 칩을 평면에 배치하는 대신 아파트처럼 수직으로 쌓아 올린다. 이때 칩들을 연결하는 핵심 기술이 TSV(실리콘 관통 전극)다. 이는 실제로 실리콘 칩에 미세한 구멍을 수천 개 뚫고 전도체를 채워 넣어, 위아래 칩을 엘리베이터처럼 직통으로 연결하는 고난도 공정이다.

2. 승부처: '어떻게 쌓고 마감할 것인가'

TSV 공정 능력 자체는 삼성과 하이닉스 모두 세계 최고 수준이다. 승부는 얇아진 칩들을 접합하고 보호하는 패키징 공정에서 갈렸다. 칩이 고층으로 쌓이면서 AI 칩의 엄청난 발열을 해결하는 것이 최대 난제로 떠올랐기 때문이다.

삼성전자는 전통적인 TC-NCF 방식을 고수했다. 칩 사이에 얇은 필름을 끼우고 열과 압력을 가해 하나씩 눌러 붙이는 방식이다. 공정이 안정적이고 칩이 휘는 현상을 잡는 데 유리하지만, 필름이 열을 가두는 성질이 있어 방열에 불리하고 생산 속도가 느리다는 단점이 있었다.

반면 SK하이닉스는 과감하게 MR-MUF라는 새로운 방식을 도입했다. 필름 대신 칩을 쌓아 오븐에서 한 번에 구워 납땜한 뒤, 칩 사이의 빈 공간에 특수 액체 보호재(에폭시)를 주입해 굳히는 방식이다. 액체 재료가 굳으면서 열을 효과적으로 방출하고, 한 번에 굽는 방식으로 생산 속도도 빨랐다. 발열이 심한 엔비디아 GPU에 최적화된 방식이었다.

결과적으로 방열과 생산성이라는 AI 시대의 핵심 요구사항 앞에서, SK하이닉스의 과감한 액체(MR-MUF) 베팅이 삼성의 필름(TC-NCF) 방식을 압도하며 시장 판도를 뒤집었다.

3. 생태계의 승리: 혼자서는 만들 수 없다

SK하이닉스의 성공은 독자적인 기술 개발만으로 이루어진 것이 아니다. 새로운 공정을 완성하기 위해 각 분야 최고의 외부 기업들과 긴밀한 생태계를 구축했기에 가능했다. 특히 일본 소재·장비 기업과의 동맹이 결정적이었다.

MR-MUF 공정의 핵심 소재인 '마법의 액체 보호재'는 일본의 나믹스가 공급한다. 좁은 틈새로 잘 흘러들어가면서도 방열 성능이 뛰어난 맞춤형 소재를 하이닉스와 공동 개발했다. 또한 이 액체를 기포 없이 완벽하게 주입하고 굳히는 몰딩 장비는 세계 1위 기업인 일본의 토와가 맡았다. 이처럼 SK하이닉스는 외부의 기술력을 적극적으로 활용하여 새로운 공정의 완성도를 높였다.

HBM 시장의 주도권 다툼은 기술의 변곡점에서 기업의 전략적 선택이 얼마나 중요한지를 보여준다. SK하이닉스는 익숙한 방식에 안주하지 않고 리스크를 감수하며 새로운 공정과 외부 협력을 선택함으로써 AI 시대의 가장 큰 수혜자가 되었다. 삼성전자 역시 기술 격차를 좁히기 위해 맹추격 중이며, 앞으로 펼쳐질 16단 이상 초고층 HBM 경쟁이 더욱 주목된다.

4. 마이크론은?

HBM 시장에서 SK하이닉스와 삼성전자가 치열한 선두 다툼을 벌이는 가운데, 미국의 마이크론 역시 이 거대한 파도를 놓치지 않기 위해 사활을 걸고 있다. 흥미로운 점은 후발주자인 마이크론이 선택한 기술적 방향성이다. 그들은 현재 1위인 SK하이닉스의 성공 방정식을 따르지 않고, 오히려 삼성전자와 같은 전통적인 방식을 극한으로 끌어올리는 독자 노선을 선택했다.

마이크론의 HBM 개발 방식의 핵심은 고도화된 TC-NCF 기술이다. 앞서 설명했듯이 TC-NCF는 칩 사이에 얇은 필름을 끼우고 열과 압력을 가해 하나씩 눌러 붙이는 방식이다. 이 방식은 공정이 안정적이고 칩이 휘는 현상을 잡는 데 유리하지만, 생산 속도가 느리고 방열에 불리하다는 명확한 단점이 있었다. SK하이닉스가 과감하게 액체 방식(MR-MUF)으로 선회하여 성공한 이유가 바로 이 한계 때문이었다.

하지만 마이크론은 이 전통적인 방식에 정면으로 도전했다. 그들은 기존 NCF 필름 소재의 물성을 획기적으로 개선(Resonac과 협력)하고, 칩을 접합할 때 가해지는 압력과 열을 아주 미세하게 제어하는 Advanced TC-NCF 공정을 개발했다. 마이크론 측의 설명에 따르면, 이 개선된 공정은 칩을 하나씩 쌓으면서도 생산성을 경쟁력 있는 수준으로 높였고, 무엇보다 칩 사이의 필름 두께를 줄여 방열 문제도 상당 부분 해결했다.

마이크론이 굳이 어려운 길을 택한 이유는 미래의 초고층 경쟁을 내다봤기 때문이다. 그들은 향후 HBM이 16단을 넘어 더 높이 쌓일수록, 액체를 좁은 틈새로 균일하게 흘려넣어야 하는 MR-MUF 방식도 결국 기술적 난관에 봉착할 것이라 판단했다. 오히려 필름을 사용해 물리적으로 층층이 단단하게 고정하는 TC-NCF 방식이, 초고층 구조물에서의 안정성 면에서는 최종적인 해답이 될 수 있다는 계산이 깔려 있다.

여기에 더해 마이크론은 자신들의 강점인 D램 미세공정 기술력을 앞세워, 경쟁사 대비 전력 효율이 뛰어난 HBM3E 제품을 양산하는 데 성공했다고 발표하며 엔비디아 공급망에 극적으로 합류했다. 결국 현재 HBM 패키징 전쟁은 액체 파(SK하이닉스)와 필름 파(삼성전자, 마이크론)의 기술 대결 양상으로 확전되고 있으며, 마이크론의 강력한 참전으로 인해 기술 경쟁의 결과는 더욱 예측하기 어렵게 되었다.

구분	SK하이닉스	삼성전자	마이크론
핵심 패키징 기술	MR-MUF (Mass Reflow Molded Underfill)	TC-NCF (Thermal Compression Non-Conductive Film)	Advanced TC-NCF (고도화된 열압착 비전도성 필름)
기술적 특징 및 원리	칩을 쌓아 오븐에서 한 번에 납땜(리플로우) 후, 칩 사이 빈 공간에 액체 보호재(에폭시)를 주입하여 굳힘.	칩 사이에 비전도성 필름(NCF)을 끼우고, 하나씩 열과 압력을 가해 눌러서 접합함.	삼성과 유사한 필름 방식이나, 소재 물성을 개선하고 공정 제어를 극한으로 최적화하여 단점을 극복하려 시도함.
핵심 재료	액체 에폭시 몰딩 컴파운드	고체 필름 (NCF)	고체 필름 (개선된 NCF)
장점	• 방열 성능 우수 (액체가 빈틈없이 메움) • 대량 생산 유리 (한 번에 굽기)	• 공정 안정성 높음 • 칩 휨(Warpage) 현상 제어 유리	• 초고층 적층 시 구조적 안정성 기대 • 자사 D램의 높은 전력 효율성
단점 및 과제	• 미세한 틈새로 액체를 균일하게 넣는 기술 난이도 높음 • 기포 발생 제어 어려움	• 방열 성능 불리 (필름이 열을 가둠) • 생산 속도 느림 (개별 접합)	• 필름 방식의 태생적 한계(방열) 극복 필요 • 후발주자로서 양산 수율 확보
현재 전략 방향	MR-MUF 기술 초격차 유지 및 차세대 소재 개발	기존 TC-NCF 고도화(방열 개선)와 동시에 하이브리드/MR-MUF 방식 투 트랙 검토	Advanced TC-NCF로 승부수. 16단 이상 초고층에서 필름 방식이 유리할 것이라 배팅.
주요 협력사 (패키징 중심)	• 소재: 나믹스(Namics, 일본) - 액체 보호재 핵심 파트너 • 장비: 토와(TOWA, 일본) - 몰딩(액체 주입) 장비 1위 • 기타: 한미반도체 (TC본더) 등	• 소재: 자체 개발 비중 높음 (SDI 등) 및 일본 소재사 • 장비: 세메스(자회사), 어플라이드 머티리얼즈, 램 리서치 등 글로벌 장비사	• 소재/장비: 주로 글로벌 메이저 장비 및 소재사들과 협력하며 내부 공정 최적화에 집중. (특정 파트너 의존도보다는 범용 공급망 활용 경향)

[더 깊이 보기] TC-NCF 방식의 딜레마: 휨을 잡는 필름, 휨을 만드는 압력

위 이미지와 테이블의 내용을 보면 TC-NCF 방식에 대해 상반된 평가가 공존하는 것을 볼 수 있다. 한쪽에서는 이 방식이 칩의 휨(Warpage) 현상을 제어하는 데 유리하다고 하고, 다른 한쪽에서는 오히려 공정 중에 휨이 발생해 문제가 된다고 지적한다. 이 모순된 듯한 평가는 TC-NCF 공정의 구조적 특징과 공정 과정의 차이에서 비롯된다.

구조적 관점: 필름이 주는 안정성

HBM에 사용되는 D램 칩은 머리카락보다 얇게 가공되어 있어 외부 충격이나 열에 매우 취약하고 쉽게 휘어진다. TC-NCF 방식은 칩과 칩 사이에 고체 상태의 비전도성 필름(NCF)을 끼워 넣는 방식이다. 이 필름은 층층이 쌓인 얇은 칩들 사이에서 단단한 쿠션이나 지지대 역할을 수행한다. 덕분에 칩들이 적층된 상태에서 서로 미세하게 움직이거나 구조적으로 뒤틀리는 것을 물리적으로 잡아주는 데는 유리하다. 칩이 높아질수록 구조적 안정성이 중요해지기 때문에, 마이크론이 16단 이상의 초고층 HBM에서 이 필름 방식을 고수하려는 이유도 여기에 있다.

공정적 관점: 접합의 순간이 만드는 스트레스

문제는 이 필름을 실제로 칩과 접합시키는 순간에 발생한다. 필름을 녹여 아래위 칩을 연결하려면, 고온의 본딩 장비로 칩을 위에서 꾹 눌러야 한다(Thermal Compression). 이때 아주 얇고 민감한 실리콘 칩에 물리적인 고열과 압력이 동시에 가해지게 된다.

이 과정에서 열이 칩 전체에 완벽하게 균일하게 전달되지 않거나, 누르는 압력이 미세하게라도 한쪽으로 쏠리면 칩은 엄청난 스트레스를 받게 되고 순간적으로 뒤틀리거나 휘어버리는 현상이 발생한다. 필름이 지지대 역할을 하더라도, 외부에서 가해지는 물리적 힘 자체가 휨을 유발하는 강력한 리스크 요인이 되는 것이다.

양날의 검을 다루는 기술

요약하자면, TC-NCF 방식의 필름은 칩이 가만히 쌓여 있을 때는 든든한 지지대 역할을 하지만, 이를 접합하기 위해 힘을 가하는 공정 과정에서는 오히려 칩을 휘게 만드는 원인을 제공하기도 한다. 삼성전자는 필름의 구조적 장점을 선택했지만, 실제 양산 과정에서 압력으로 인한 휨 문제를 완벽하게 통제하는 데 어려움을 겪으며 수율 확보에 고전했던 것으로 보인다.

반면, 마이크론은 이 '누르는 과정'을 극한으로 정밀하게 제어하는 어드밴스드(Advanced) TC-NCF 기술을 통해, 필름 방식의 장점은 살리고 단점인 공정 중 휨 현상은 극복하려는 도전을 하고 있는 것이다. TC-NCF는 이처럼 구조적 안정성과 공정 난이도라는 두 얼굴을 가진, 다루기 까다로운 기술이다.

3나노, 2나노의 진실과 GAA 공정의 디테일

2025-12-14T12:48:00.007+09:00

최근 반도체 업계의 화두는 단연 '3나노(nm)'와 '2나노'다. 삼성전자와 TSMC가 사활을 걸고 경쟁하는 이 숫자의 의미와, 이를 구현하는 핵심 기술인 GAA 공정의 실제 제작 과정을 정리한다.

'3나노'라는 이름의 오해와 진실

가장 먼저 바로잡아야 할 것은 숫자의 정의다. 과거(90나노, 65나노 시절)에는 공정 이름이 실제 트랜지스터 게이트의 물리적 길이와 일치했다. 하지만 20나노대 이후 물리적 한계로 인해 이 규칙은 깨졌다.

지금의 3나노, 2나노는 물리적인 수치가 아닌 마케팅 용어이자 기술 세대의 상징이다. 실제 3나노 공정 트랜지스터의 게이트 길이는 약 10~15nm 수준이다. 그럼에도 3나노라 부르는 이유는 "과거 기준으로 3나노 크기까지 줄였을 때 얻을 수 있는 성능과 전력 효율(PPA)"을 달성했다는 의미다.

즉, 2나노 공정이란 이전 세대 대비 전력 효율은 20~30% 개선, 성능은 10~15% 향상된 차세대 기술을 뜻한다.

문제는 공정이 20나노대로 진입하면서 발생했다. 트랜지스터를 너무 작게 만들다 보니, 전기를 꺼도 전류가 새는 현상(누설 전류)이 심각해져서 성능을 높이기가 어려워진 것이다. 이를 해결하기 위해 트랜지스터 구조를 2D 평면에서 3D 입체 구조(FinFET)로 바꾸어 구조가 입체적으로 바뀌면서, 단순히 '게이트 길이' 하나만 가지고 성능을 정의하기가 애매해진 것이다. 특히, GAA는 시트를 위로 쌓거나 옆으로 넓혀서(W) 같은 면적에서 더 많은 전류를 흐르게 하여 성능을 높이는 것이 핵심이다. 누설 전류 제어는 기본이고, '성능 향상의 유연성'이 더 큰 장점을 가지고 있다.

게임 체인저 'GAA': 만드는 방법 (Process Flow)

미세화의 부작용인 누설 전류를 막기 위해, 전류가 흐르는 채널의 4면(상·하·좌·우)을 모두 게이트로 감싸는 GAA(Gate-All-Around) 구조가 필수다. 2D 평면 위에 공중에 뜬 3D 나노시트(Nanosheet)를 만드는 과정은 다음과 같다.

① 적층 (Epitaxy): 샌드위치 만들기

웨이퍼 위에 실리콘(Si)과 실리콘게르마늄(SiGe)을 번갈아 가며 얇게 쌓아 올린다. 마치 샌드위치처럼 층을 만드는 단계로, 여기서 쌓은 횟수가 나노시트의 개수가 된다.

② 핀 패터닝 (Fin Patterning): 벽 세우기

쌓아 올린 적층 구조를 위에서 수직으로 식각하여 얇고 긴 벽(Fin) 모양으로 만든다. 이때까지는 층들이 서로 붙어 있는 상태다.

③ 선택적 식각 (Channel Release): 공중 부양

여기서 고난도 기술이 들어간다. 특수 식각 가스를 이용해 SiGe 층만 골라서 제거한다. 지지대 역할을 하던 SiGe가 사라지면, 실리콘(Si) 층만 공중에 층층이 떠 있는 형태(나노시트)가 된다. 램 리서치(Lam Research) 등의 고선택비 식각 장비가 핵심이다.

④ 금속 게이트 증착 (High-K Metal Gate): 빈틈 채우기

나노시트 사이사이의 아주 미세한 틈새에 절연막과 금속(게이트)을 채워 넣어야 한다. 액체를 붓는 방식으로는 입구가 막혀 불가능하다. 여기서 ALD(원자층 증착) 기술을 쓴다.

이 기술의 핵심은 '자기제한적 반응(Self-Limiting Reaction)'이다. 가스를 아무리 많이 들이부어도 스스로 반응을 멈추고 딱 한 층만 쌓이는 원리다.

원리: 금속 전구체(가스)는 표면에 달라붙는 '자석(흡착기)'과, 덩치가 큰 '방어막(리간드)'을 동시에 가지고 있다.
1단계 (흡착): 가스가 주입되면 웨이퍼 표면에 빈틈없이 한 층이 달라붙는다.
2단계 (차단): 이미 달라붙은 가스들은 덩치 큰 리간드 꼬리를 흔들어 일종의 방어막을 친다(입체 장애). 이 때문에 그 위에는 동료 가스들이 더 이상 달라붙지 못하고 튕겨 나간다.
결과: 가스 양이나 시간과 상관없이 물리적으로 정확히 원자 1개 두께만 코팅된다.

이후 반응 가스로 리간드를 날려버리고 금속으로 변환시키는 과정을 수백 번 반복하면, 나노미터 단위의 오차 없이 내부가 꽉 채워진 금속 게이트가 완성된다.

삼성전자 vs TSMC, 그리고 생태계

2나노 고지를 향한 두 경쟁자의 전략은 다르다.

삼성전자: 3나노에서 세계 최초로 GAA를 선제 도입했다. 시행착오를 먼저 겪은 만큼, 2나노에서는 공정 안정화와 수율 확보에 집중한다. HPSP(열처리), 원익IPS(증착), 솔브레인(식각액) 등 국내 기업과 협력해 공급망을 다변화했다.
TSMC: 3나노까지 FinFET을 유지했고, 2나노부터 GAA를 도입한다. ASM(ALD), AMAT(통합 솔루션) 등 글로벌 장비사와의 밀월 관계가 강력하다.

마치며

반도체 초미세 공정은 보이지 않는 원자를 하나하나 쌓고 깎아내는 극한의 기술이다. 다가올 2나노 시대, 과연 누가 더 완벽한 수율로 GAA 구조를 양산해 낼지, 그리고 이 복잡한 공정을 감당할 생태계를 누가 더 잘 구축하느냐가 승부처가 될 것이다.

공정 단계	핵심 기술 (Key Tech)	글로벌 대표 기업 (Global Top-Tier)	기술 장벽 (Moat)
1. 노광 (Lithography)	EUV 장비 & 소재 (미세 회로 그리기)	ASML (네덜란드) JSR, TOK, Shin-Etsu (일본)	2나노 공정의 필수재. ASML은 장비 독점, 일본 기업들은 EUV용 포토레지스트 소재 독점.
2. 증착 (Deposition)	ALD (원자층 증착) (미세 틈 채우기)	ASM International (네덜란드) Applied Materials (미국)	GAA 구조에서 가장 중요도가 상승한 공정. ASM이 ALD 분야 세계 1위로 기술적 해자가 깊음.
3. 식각 (Etching)	선택적 식각 (SiGe층만 골라 제거)	Lam Research (미국) Tokyo Electron (일본)	나노시트를 공중에 띄우는 핵심 기술(ALE). 램 리서치의 식각 기술은 대체가 매우 어려움.
4. 열처리 (Annealing)	계면 결함 치료 (수율 및 성능 개선)	HPSP (한국) Laser Systems (이오테크닉스 등)	미세화로 인한 계면 결함을 치료하는 HPSP의 고압 수소 어닐링 기술은 현재 독점적 지위(예스티와 같은 후발 주자들이 진입 시도 중)
5. 검사/계측 (Inspection)	MI (계측/검사) (나노 단위 불량 검출)	KLA (미국) Lasertec (일본-마스크)	공정 난이도 상승 = 검사 단계 증가. KLA는 웨이퍼 검사 절대 강자, Lasertec은 EUV 마스크 검사 독점.
6. 설계/IP (Design)	GAA 최적화 설계 (EDA 툴 & IP)	ARM (영국-IP) Synopsys, Cadence (미국)	GAA는 설계 난이도가 극악이라 검증된 설계 자산(IP)과 자동화 툴(EDA) 의존도가 심화됨.

공정 단계

핵심 기술 (Key Tech)

글로벌 대표 기업 (Global Top-Tier)

기술 장벽 (Moat)

1. 노광

(Lithography)

EUV 장비 & 소재

(미세 회로 그리기)

ASML (네덜란드)

JSR, TOK, Shin-Etsu (일본)

2나노 공정의 필수재. ASML은 장비 독점, 일본 기업들은 EUV용 포토레지스트 소재 독점.

2. 증착

(Deposition)

ALD (원자층 증착)

(미세 틈 채우기)

ASM International (네덜란드)

Applied Materials (미국)

GAA 구조에서 가장 중요도가 상승한 공정. ASM이 ALD 분야 세계 1위로 기술적 해자가 깊음.

3. 식각

(Etching)

선택적 식각

(SiGe층만 골라 제거)

Lam Research (미국)

Tokyo Electron (일본)

나노시트를 공중에 띄우는 핵심 기술(ALE). 램 리서치의 식각 기술은 대체가 매우 어려움.

4. 열처리

(Annealing)

계면 결함 치료

(수율 및 성능 개선)

HPSP (한국)

Laser Systems (이오테크닉스 등)

미세화로 인한 계면 결함을 치료하는 HPSP의 고압 수소 어닐링 기술은 현재 독점적 지위(예스티와 같은 후발 주자들이 진입 시도 중)

5. 검사/계측

(Inspection)

MI (계측/검사)

(나노 단위 불량 검출)

KLA (미국)

Lasertec (일본-마스크)

공정 난이도 상승 = 검사 단계 증가. KLA는 웨이퍼 검사 절대 강자, Lasertec은 EUV 마스크 검사 독점.

6. 설계/IP

(Design)

GAA 최적화 설계

(EDA 툴 & IP)

ARM (영국-IP)

Synopsys, Cadence (미국)

GAA는 설계 난이도가 극악이라 검증된 설계 자산(IP)과 자동화 툴(EDA) 의존도가 심화됨.

액체로 나노 회로를? 포토레지스트와 에칭의 미스터리

2025-12-13T09:36:00.001+09:00

반도체 공정 이야기를 하다 보면 많은 분들이 고개를 갸웃거리는 지점이 있다. 바로 "액체"를 다루는 부분이다.

"포토레지스트(감광액)도 액체고, 현상액도 액체인데, 이걸 부으면 그냥 싹 씻겨 내려가는 거 아닌가요?"
"물이 닿으면 번질 텐데 어떻게 나노미터 단위로 정밀하게 깎아내죠?"

아주 날카로운 질문이다. 우리가 흔히 쓰는 물감이나 잉크를 생각하면 당연한 의문이다. 하지만 반도체 공정에서 쓰는 액체들은 우리가 아는 일반적인 액체와는 차원이 다른 '화학적 마법'을 부린다. 이 미스터리를 두 가지 핵심 원리로 풀어보자.

1. 씻겨 나가는 게 아니라 '성질'이 변한다

포토레지스트를 단순히 '바르는 페인트'라고 생각하면 오해하기 쉽다. 이것은 빛에 반응하는 아주 예민한 화학 물질이다.

쉽게 비유하자면 '빛을 받으면 설탕으로 변하는 플라스틱'이라고 상상해 보자.

웨이퍼 위에 이 특수 플라스틱(포토레지스트)을 바른다. 그리고 회로 모양대로 빛을 쬔다. 그러면 빛을 받은 부분만 화학 반응을 일으켜 물에 잘 녹는 '설탕' 같은 성질로 변해버린다. 빛을 안 받은 부분은 여전히 단단한 '플라스틱'으로 남아 있다.

이제 여기에 현상액을 붓는다. 이 현상액은 모든 걸 씻어내는 물이 아니라, 오직 설탕만 골라 녹이는 특수 용액이다. 그래서 빛을 받은 부분만 거짓말처럼 녹아 사라지고, 나머지는 그대로 남는다. 즉, 물리적으로 씻어내는 게 아니라 화학적으로 성질이 변한 부분만 콕 집어 제거하는 것이다. 이것이 액체를 쓰면서도 번지지 않고 칼로 자른 듯 경계를 만들 수 있는 비결이다.

2. 액체로 깎지 않는다, '플라즈마'로 때린다

그다음 질문, "액체로 어떻게 정밀하게 파내느냐(에칭)"에 대한 답은 의외로 간단하다. 나노 단위의 초미세 공정에서는 액체로 파내지 않는다.

액체(에칭액)를 부어서 깎아내는 방식은 '습식 식각'이라고 하는데, 이건 웅덩이에 물을 붓는 것과 같다. 땅이 아래로도 파이지만 옆으로도 퍼지면서 깎인다. 이렇게 되면 우리가 원하는 수직 절벽 같은 미세 회로를 만들 수 없다.

그래서 등장한 해결사가 '건식 식각(Dry Etching)'이다.

이건 액체가 아니라 기체(가스)를 이용한다. 진공 상태에서 가스를 '플라즈마'라는 아주 거친 상태로 만든 뒤, 이걸 웨이퍼 위로 수직 낙하시킨다. 마치 미세한 모래알을 고속으로 쏘아대는 '모래 분사기(샌드블라스트)'와 비슷하다.

이 플라즈마 알갱이들은 위에서 아래로 직진하며 바닥을 때린다. 옆면은 건드리지 않고 오직 바닥만 수직으로 파고든다. 덕분에 옆으로 번질 걱정 없이 나노미터 단위의 아주 깊고 좁은 구멍을 뚫을 수 있는 것이다.

요약

결국 반도체 공정의 정밀함은 액체를 붓는 손기술에서 나오는 게 아니다. 빛으로 물질의 화학적 성질을 바꾸는 기술(소재)과, 플라즈마를 이용해 수직으로 깎아내는 기술(장비)이 결합된 결과다. 우리가 보는 반도체 칩은 이 정교한 화학과 물리학의 합작품인 셈이다.

순위	기업명 (국가)	별명	주력 분야	비고
1위	Lam Research (미국)	식각의 제왕	3D 낸드, 미세 홀 뚫기	식각 분야 점유율 1위
2위	TEL (일본)	정밀함의 장인	유전체 식각, 극저온 기술	삼성전자와 협력 강함
3위	AMAT (미국)	장비 백화점	금속(전도체) 식각	전체 장비 매출 세계 1위

극미세 공정용 포토레지스트: 일본 독점의 이유

2025-12-12T20:12:00.003+09:00

극미세 공정, 특히 EUV(극자외선) 노광에 사용되는 포토레지스트(PR)는 단순히 화학 물질이 아니라, 현대 화학 기술의 극한을 보여주는 결정체이다. 일본 기업들이 이 시장을 독점하는 것은 기술적, 역사적 배경이 복합적으로 작용한 결과로 보인다.

1. 기술적 난제: RLS 트레이드오프 (RLS Trade-off)

극미세 포토레지스트를 만드는 것이 어려운 근본적인 이유는 세 가지 핵심 요소가 서로 충돌하기 때문이다. 이를 RLS 트레이드오프라고 부른다.

R \times L \times S = Constant

요소	정의	원하는 방향	문제점
R (Resolution, 해상도)	얼마나 미세한 패턴을 그릴 수 있는가.	높을수록 좋다.	해상도를 높이면 분자 크기가 작아져 S와 L이 나빠진다.
L (Line Edge Roughness, 선 폭 거칠기)	그려진 선의 가장자리가 얼마나 깔끔한가.	낮을수록 좋다.	거칠기가 심하면 회로가 뭉개져 불량이 된다.
S (Sensitivity, 감도)	빛에 얼마나 민감하게 반응하는가.	높을수록 좋다.	감도가 높으면 안정성이 떨어져 R과 L이 나빠진다.

이 세 가지 요소는 마치 톱니바퀴처럼 맞물려 하나를 개선하면 다른 하나가 나빠지는 경향이 있다. 일본 기업들은 수십 년간의 누적된 화학 기술(특히 고분자 합성 기술)을 통해 이 세 가지의 최적의 균형점(Optimal Balance)을 찾아내는 데 독보적인 노하우를 확보했다.

2. EUV 포토레지스트의 극한 조건

EUV 빛은 에너지가 너무 강하고 거의 모든 물질에 흡수된다. 이 환경에서 PR이 작동하려면 추가적인 난제를 극복해야 한다.

난제	내용	일본 기업의 해결책
빛의 흡수	EUV 광원의 힘이 약해 빛을 놓치기 쉽다.	화학적 증폭(CAR, Chemically Amplified Resist) 기술을 극한으로 발전시켰다. 적은 빛을 받아도 PR 내부에서 산(Acid)을 증폭시켜 반응을 극대화한다.
노이즈 및 열	EUV 광자가 PR에 닿으면 2차 전자(Secondary Electron)가 발생해 패턴 주변을 흐트러뜨린다.	분자 구조 정밀 제어 기술로, 미세한 노이즈에도 분자 결합이 끊어지지 않도록 PR 분자 구조를 안정화했다.
불순물 제로	웨이퍼에 들어가는 재료는 불순물이 PPT (Part Per Trillion) 단위로 극도로 낮아야 한다.	신에츠화학, JSR 등은 반세기 동안 쌓아온 정제 및 합성 기술로 이 초고순도 화학 물질을 대량 생산할 수 있는 유일한 회사들이다.

3. 포토레지스트의 3대 핵심 분자 구성 요소

첨단 CAR(Chemically Amplified Resist)은 크게 세 가지 주요 분자 요소로 구성되어 있으며, 이들의 상호작용이 패턴 형성을 결정한다.

분자 요소	역할	분자적 특성
1. 고분자 수지 (Polymer Resin)	칩의 회로 패턴을 형성하는 골격(Backbone) 역할.	화학적 결합 해제 (Deprotection) 가능: 산(Acid)과 반응하여 분자 구조가 끊어지거나 녹도록 설계됨. 해상도(R)와 선 폭 거칠기(L)를 결정.
2. 광산 발생제 (PAG, Photoacid Generator)	빛 에너지를 받아 산(Acid)을 생성하는 역할.	빛 흡수 및 분해: EUV와 같은 특정 파장의 빛을 흡수하면 분해되면서 촉매 역할을 하는 초강산 분자(Photoacid)를 생성.
3. 첨가제 (Additives)	반응 속도 조절 및 안정성 확보 역할.	염기성 화합물: 생성된 산이 너무 빨리 확산되거나 과도하게 반응하는 것을 막아줌. 감도(S)와 안정성을 결정.

CAR이 작동하는 방식은 단순한 화학 반응이 아니라 촉매를 이용한 증폭 과정이다.

노광 (Exposure): EUV 빛이 PR에 닿으면, PAG 분자가 분해되면서 소량의 산(Acid)을 발생시킨다.
베이킹 (Post-Exposure Bake, PEB): 열을 가하면, 생성된 산이 고분자 수지 속을 돌아다니며(촉매 역할) 수십~수백 개의 주변 고분자 결합을 끊어낸다. 이것이 '화학적 증폭'이다.
현상 (Development):
- 양성(Positive) PR: 산에 의해 결합이 끊어진 영역(노광된 영역)은 현상액에 잘 녹게 되어 사라진다.
- 음성(Negative) PR: 산에 의해 결합이 더욱 단단해진 영역(노광된 영역)만 남고 나머지는 사라진다.

이처럼 극미세 PR 기술은 특정 파장의 빛에 최적화된 PAG 설계, 나노미터 수준에서 제어 가능한 고분자 합성 기술, 그리고 최적의 반응 균형을 찾는 극미량 첨가제 노하우가 결합된 결과물이다.

4. 역사적/산업적 배경: 일본 독점의 완성

일본이 이 분야를 독점한 것은 우연이 아니다.

1980년대 화학 산업의 선행 투자: 1980년대 일본이 DRAM 시장을 주도할 때, 미세화에 필요한 고순도 화학 소재 산업에 막대한 투자를 집중했다. 이때부터 포토레지스트의 원천 기술을 확보하기 시작했다.
ASML과의 초기 협력: ASML이 EUV 장비를 개발할 때, ASML, TSMC, 삼성전자, 그리고 벨기에 IMEC 등과 함께 가장 먼저 기술 표준을 만들고 장비에 최적화된 PR을 제공한 것이 일본 기업들이다. 특히 JSR은 ASML의 초기 기술 파트너 중 하나였다. 이처럼 초기 단계부터 장비와 소재가 "맞춤형 세트"로 개발되었기 때문에 후발 주자가 진입하기 극히 어렵다.

극미세 공정용 포토레지스트는 단순히 화학 물질을 배합하는 것을 넘어선다. 나노 단위에서의 빛-화학 반응을 완벽하게 통제해야 하는 극한의 기술이며, 이 누적된 노하우와 제조 능력은 단기간에 다른 국가가 따라잡기 힘든 '화학적 헤리티지(Heritage)'로 자리 잡았다. 이것이 일본 기업들이 EUV 시대의 소재 공급망에서 지배적인 위치를 차지하는 이유다.

반도체, 코드에서 실리콘이 되기까지: 제조 흐름으로 본 핵심 기술

2025-12-11T20:24:00.004+09:00

반도체는 단순한 부품이 아니다. 수많은 국가의 기술력이 집약된 결과물이다. 반도체가 탄생하기까지의 핵심 흐름인 설계, 마스크 제작, 노광, 검사 단계를 따라 관련 기술과 기업들을 정리해 본다.

1. 설계 (Design): 언어로 그리는 청사진

모든 것은 텍스트 에디터에서 시작된다. 엔지니어들은 베릴로그(Verilog)나 시스템베릴로그(SystemVerilog) 같은 하드웨어 기술 언어를 사용해 칩의 기능을 코드로 짠다. 소프트웨어 개발과 비슷해 보이지만 시간과 동시성 개념이 포함된다는 점이 다르다.

최근 이 분야의 화두는 텐스토렌트의 짐 켈러가 주도하는 RISC-V다. 누구나 쓸 수 있는 오픈 소스 명령어 구조로, 레고 블록처럼 필요한 기능만 조립하는 칩렛 설계에 최적화되어 있다. 이 단계는 주로 미국과 팹리스 기업들이 주도한다.

2. 마스크 제작 (Mask Making): 원판 만들기

설계된 코드를 웨이퍼에 찍어내려면 원본 필름이 필요하다. 이것이 포토마스크다. 블랭크 마스크라는 깨끗한 유리판 위에 회로를 그려 넣는데, 이때 붓 역할을 하는 것이 전자빔(E-beam) 장비다.

회로가 너무 미세해지면서 펜 하나로는 그리기가 벅차졌다. 그래서 수십만 개의 펜을 동시에 쓰는 멀티빔 기술이 필수적인데, 이 시장은 오스트리아의 IMS가 장악하고 있다. 특히 최첨단 EUV 공정용 마스크는 빛을 반사하는 거울 구조로 되어 있어 한 장에 수억 원을 호가한다.

3. 노광 (Lithography): 빛으로 새기기

반도체 공정의 꽃이다. ASML의 노광 장비가 빛을 쏘아 마스크의 회로를 웨이퍼에 축소해서 찍어낸다. 여기서 가장 중요한 것은 기계만이 아니다. 빛에 반응하는 화학 물질인 포토레지스트(감광액)가 필수적이다.

ASML이 최고의 프린터라면 일본 기업들은 전용 잉크인 포토레지스트를 독점하고 있다. 특히 EUV용 포토레지스트는 일본 없이는 생산이 불가능하다. 또한, 수억 원짜리 마스크가 먼지에 오염되지 않도록 씌우는 보호막인 펠리클 기술 역시 수율을 지키는 핵심 요소다.

4. 검사 (Inspection): 수율을 지키는 눈

나노 단위의 공정에서는 눈에 보이지 않는 먼지 하나가 치명적이다. 그래서 불량을 찾아내는 검사 장비가 곳곳에 배치된다.

웨이퍼 위에 회로가 잘 그려졌는지 검사하는 분야는 미국의 KLA가 압도적이다. 하지만 공정의 시작점인 마스크를 검사하는 분야는 다르다. 특히 EUV 마스크 검사 장비는 일본의 레이저텍이 전 세계에서 유일하게 생산한다. 실제 EUV 빛을 쏘아서 불량을 판별하는 기술은 그들만의 독보적인 영역이다.

공정 단계	구분	핵심 아이템	대표 기업 (국가)	비고
설계	Design	칩 설계 / IP	NVIDIA (미국) Apple (미국) Tenstorrent (캐나다/미국)	AI 반도체 및 아키텍처 주도
마스크	소재	블랭크 마스크 (마스크 원판)	HOYA (일본) Shin-Etsu (일본) AGC (일본)	일본 기업 점유율 90% 이상
	제조	포토마스크 (회로 그려진 판)	Toppan (일본) DNP (일본) Photronics (미국)	삼성, TSMC 등은 자체 제작(Captive) 병행
	장비	E-beam Writer (마스크 그리는 붓)	IMS (오스트리아) NuFlare (일본)	IMS가 멀티빔 기술로 시장 장악
	부품	펠리클 (마스크 보호막)	Mitsui Chemicals (일본) 에스앤에스텍 (한국-개발중)	EUV용은 미쓰이화학 독점적
노광	장비	EUV 스캐너 (빛 쏘는 기계)	ASML (네덜란드)	전 세계 유일 생산 (슈퍼 을)
	소재	포토레지스트 (감광액/잉크)	JSR (일본) TOK (일본) Shin-Etsu (일본)	EUV용 고성능 소재 일본 독점
검사	장비	웨이퍼 검사	KLA (미국)	웨이퍼 결함 검출 압도적 1위
	장비	마스크 검사	Lasertec (일본)	EUV 마스크 검사 장비 100% 독점
생산	파운드리	위탁 생산	TSMC (대만) 삼성전자 (한국) Rapidus (일본-준비중)	선단 공정 제조

결론

반도체 칩 하나가 나오기 위해서는 미국의 설계 능력, 유럽(오스트리아, 네덜란드)의 장비 기술, 그리고 일본의 소재 및 특수 장비 기술이 톱니바퀴처럼 맞물려야 한다. 어느 한 곳이라도 멈추면 전체 공급망이 마비되는 구조, 이것이 반도체 산업의 본질이다.